DI-OSVISE

Wer einen Chip entwirft, muss prüfen, ob er tut, was er soll. Für diese Verifikation braucht man heute meist teure proprietäre Werkzeuge. DI-OSVISE (Open-Source-Designwerkzeuge für die Verifikation von Prozessoren und digitalen Schaltungen) schließt die Lücken, die beim Chipentwurf mit Open-Source-Werkzeugen noch bestehen, mit dem Schwerpunkt auf Befehlssatzerweiterungen für RISC-V-Prozessoren.

• Funktionale Verifikation, beschleunigt durch Co-Simulation und eine formale Spezifikation der Befehlssatzerweiterungen
• Verifikation nichtfunktionaler Eigenschaften wie Zeitverhalten und Leistungsaufnahme durch Simulation
• Eine durchgängige Werkzeugkette für formale Eigenschaften, angebunden an CIRCT und Yosys

Am Ende soll eine geschlossene Open-Source-Verifikationskette stehen, die Ausbildung und Industrie von teuren Lizenzen unabhängig macht.

Beitrag des ITI

Gemeinsam mit der TU München arbeiten wir an den nichtfunktionalen Eigenschaften: Werkzeuge, mit denen sich Zeitverhalten und Leistungsaufnahme von Befehlssatzerweiterungen abschätzen lassen. Eine erste Bestandsaufnahme ist die systematische Literaturstudie IC Power Modeling in the Era of Machine Learning: Where Do We Stand? von Tavia Plattenteich, Philipp Fengler, Mladen Berekovic, Ulf Schlichtmann und Saleh Mulhem.

Partner und Förderung

Koordiniert von der Hochschule München, mit PlanV, der TU Darmstadt, der TU München und der Universität zu Lübeck; weitere Partner sind die TU Wien, MINRES Technologies und Yosys. Gefördert vom Bundesministerium für Forschung, Technologie und Raumfahrt (damals BMBF) in der Bekanntmachung DE:Sign der Designinitiative Mikroelektronik.