Mitarbeiter

Christopher Blochwitz, M. Sc.

Photo of Christopher Blochwitz

Wissenschaftlicher Mitarbeiter


Ratzeburger Allee 160
23562 Lübeck
Gebäude 64, Raum 112 (2.OG)

Email:christopher.blochwitz(at)uni-luebeck.de
Telefon:+49 451 3101 6306
Fax:+49 451 3101 6304

Forschung

Im Rahmen eines DFG-Projektes wird an Hardwarebeschleunigung von Sematic Web Datenbanken durch dynamisch rekonfigurierbaren FPGAs geforscht. 

Im Sematic Web werden Zusammenhänge durch sogenannte Tripel (Subjekt, Prädikat, Objekt) erzeugt. Die enorme Menge an Informationen benötigen geeignete Datenstrukturen, auf welche hoch parallelisiert und effizient zugegriffen werden kann. Im Zuge des Projektes soll sowohl die Erzeugung, als auch die Anfrageverarbeitung an einer solchen Datenbank durch Hardwarebeschleunigung erforscht werden.

Desweiteren entwickle ich eine echtzeitfähige Messplattform auf FPGA-basis für biophysikalische Anwendungen.

Abschlussarbeiten

Ich biete  Arbeiten im Bereich digitalen Schaltungsentwurf für FPGAs an und andere FPGA basierte Anwendungen an. Für konkrete Themen sprechen Sie mich einfach  persönlich an.

Lehre

Wintersemester
– Computergestützter Schaltungsentwurf (Übung/Praktikum)

Sommersemester
– Parallelrechnersysteme (Übung/Praktikum)

Publikationen

[BGD22] Blochwitz, C.; Grothe, P.; Dreier, S.; Aljnabi, W.; Buchty, R.; Berekovic, M.: RemEduLa - Remote Education Laboratory for FPGA Design Technology. 2022 IEEE International Symposium on Circuits and Systems (ISCAS), 1773-1777, IEEE, 2022 [Abstract]
[BPB21] Blochwitz, C.;Philipp, L.; Berekovic, M.; Pionteck T.: StreamGrid - An AXI-Stream-Compliant Overlay Architecture. International Symposium on Applied Reconfigurable Computing, ARC 2021, 156-170, Springer, Cham, 2021 [Paper]
[DAK21] Dörflinger, A.; Albers, M.; Kleinbeck, B.; Guan, Y.; Michalik, H.; Klink, R.; Blochwitz, C.; Nechi, A.; Berekovic, M.: A comparative survey of open-source application-class RISC-V processor implementations. CF '21: Proceedings of the 18th ACM International Conference on Computing Frontiers, ACM, 2021 [Abstract] [Paper]
[HWB20] Heinrich, D.; Werner, S.;Blochwitz, C.;Pionteck, T.;Groppe, S.: Hardware-aided update acceleration in a hybrid Semantic Web database system. The Journal of Supercomputing, 2020
[BWB18] Blochwitz, C.; Wolff, J.; Berekovic, M.;Heinrich, D.; Groppe, S.; Joseph, JM.; Pionteck T.: Hardware-Triplestore – a Hardware-centric Database for Semantic Web. International Conference on Field-Programmable Technology, 2018
[BKJ17] Blochwitz, C.; Klink, R.; Joseph, J. M.; Pionteck, T.: Contentious Live-Tracing as Debugging Approach on FPGAs. To Appear: ReConFig 2017, IEEE, Cancun, Mexiko 2017
[BWJ17] Blochwitz, C.; Wolff, J.; Joseph, J. M.; Werner, S.; Heinrich, D.; Groppe, S.; Pionteck, T.: Hardware-accelerated Radix-Tree based string sorting for Big Data applications. 30TH INTERNATIONAL CONFERENCE ON ARCHITECTURE OF COMPUTING SYSTEMS, Wien, 47-58, Springer, Cham 2017 [Paper]
[HWB17] Heinrich D.; Werner, S.; Blochwitz C.; Pionteck T.;Groppe S.: Search & Update Optimization of a B+ Tree in a Hardware aided Semantic Web Database System. Proceedings of the 7th International Conference on Emerging Databases (EDB), 2017, 2017 [Paper]
[JBT17] Joseph, J.M; Blochwitz, C.; García-Ortiz, A.; Pionteck, T.: Area and power savings via buffer reorganization in asymmetric 3D-NoCs for heterogeneous 3D-SoCs. MICPRO 2460, 36–47, Elsevier, Amsterdam 2017 [Paper]
[JME17] Joseph, J. M.; Mey, M.; Ehlers, K.;Blochwitz, C.; Winker, T.; Pionteck, T.: Design Space Exploration for a Hardware-accelerated Embedded Real-Time Pose Estimation using Vivado HLS. ReConFig 2017, 2017
[GHB16] Groppe, S.; Heinrich, D.; Blochwitz, C.; Pionteck, T.: Constructing Large-Scale Semantic Web Indices for the Six RDF Collation Orders. Open Journal of Big Data (OJBD), 2016 [Paper]
[JBP16] Joseph, J.M.; Blochwitz, C.; Pionteck, T.: Adaptive Allocation of Default Router Paths in Network-on-Chips for Latency Reduction. 2016 International Conference on High Performance Computing & Simulation (HPCS) , Innsbruck 2016 [Paper]
[JWB16] Joseph, J. M.; Wrieden, S.; Blochwitz, C.; García-Ortiz, A.; Pionteck, T.: A Simulation Environment for Design Space Exploration for Asymmetric 3D-Network-on-Chip. 11th International Symposium on Reconfigurable Communication-centric Systems-on-Chip (ReCoSoC 2016), Tallinn 2016 [Paper]
[JWE16] Joseph, J. M.; Winker, T.; Ehlers, K.; Blochwitz, C.; Pionteck, T.: Hardware-Accelerated Pose Estimation for Embedded Systems using Vivado HLS . ReConFig, Cancun, Mexiko 2016 [Paper]
[WHG16] Werner, S.; Heinrich, D.; Groppe, S.; Blochwitz, C.; Pionteck, T.: Runtime Adaptive Hybrid Query Engine based on FPGAs. Open Journal of Databases (OJDB), 2016 [Paper]
[BJP15] Blochwitz, C.; Joseph, J. M.; Pionteck, T.; Backasch, R.; Werner, S.; Heinrich, D.; Groppen, S.: An optimized Radix-Tree for hardware-accelerated index generation for Semantic Web Databases. To Appear: International Conference on Reconfigurable Computing and FPGAs (ReConFig), IEEE, Cancun, Mexiko 2015
[GHW15] Groppe, S.; Heinrich, D.; Werner, S.; Blochwitz, C.; Pionteck, T.: PatTrieSort - External String Sorting based on Patricia Tries . Open Journal of Databases (OJDB), 2015 [Paper]
[HWS15] Heinrich, D.; Werner, S.; Stelzner, M.; Blochwitz, C.; Pionteck, T.; Groppe, S.: Hybrid FPGA Approach for a B+ Tree in a Semantic Web Database System. To Appear: 10th International Symposium on Reconfigurable Communication-centric Systems-on-Chip (ReCoSoC), IEEE, Bremen 2015
[JBP15] Joseph, J. M.; Blochwitz, C.; Pionteck, T.; Garcia-Ortiz, A.: Area and power savings via buffer reorganization in asymmetric 3D-NoCs for heterogeneous 3D-SoCs. Nordic Circuits and Systems Conference (NORCAS), IEEE, Oslo 2015
[WHP15] Werner, S.; Heinrich, D.; Piper, J.; Groppe, S.; Backasch, R.; Blochwitz, C.; Pionteck, T.: Automated Composition and Execution of Hardware-accelerated Operator Graphs. To Appear: 10th International Symposium on Reconfigurable Communication-centric Systems-on-Chip (ReCoSoC), IEEE, Bremen 2015